本设计包括6个模块，PLL模块把50MHz的时钟信号降到1MHz，rom模块存储音乐数据，time_counter是一个计数模块，产生节拍，每到0.25s，输出的time_finsh变为一个周期的高电平。并发送给addr_gen模块，产生addr，让rom输出下一个地址的数据。rom输出的数据rom_data输入到decode ...

京公网安备 11010802000104号京ICP备09113703号-1信息网络传播视听节目许可证: 0110553广播电视节目制作经营许可证公司名称：北京车之家信息技术有限公司 ...